Index of /macromodel_wip/archive/20060117/arpadmuranyiintel/Sample Verilog-A prede-emphasis buffer data

 NameLast modifiedSizeDescription
 Parent Directory   -  
 IV_data_ODT_GND.dat 2006-01-17 09:40 416  
 IV_data_ODT_Vcc.dat 2006-01-17 09:40 416  
 IV_data_ODT_Vcc_GND.dat2006-01-17 09:40 416  
 IV_data_no_ODT.dat 2006-01-17 09:40 416  
 VT_data_ODT_GND.dat 2006-01-17 09:40 540  
 VT_data_ODT_Vcc.dat 2006-01-17 09:40 540  
 VT_data_ODT_Vcc_GND.dat2006-01-17 09:40 620  
 VT_data_no_ODT.dat 2006-01-17 09:40 460